CPLD(復(fù)雜可編程邏輯器件)，它是從PAL和GAL器件發(fā)展出來的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。
它的工作方式和原理與FPGA(現(xiàn)場(chǎng)可編程門陣列)相類似，都是使用硬件描述語言VHDL/Verilog描述邏輯電路功能，然后將代碼進(jìn)行綜合，布局，布線等操作，生成比特流文件來描述這些邏輯電路信息，再加載入芯片。因此它也屬于硬件開發(fā)范疇。
但是CPLD與FPGA的內(nèi)部組成結(jié)構(gòu)是不同的，它由可編程邏輯宏單元陣列(MCA),可編程互聯(lián)矩陣單元,可編程IO單元組成。
宏單元結(jié)構(gòu)又由與陣列，或陣列，可編程觸發(fā)器和多路選擇器等電路組成。
圖中乘積項(xiàng)陣列是一個(gè)與陣列，該陣列的每一個(gè)交叉點(diǎn)都是一個(gè)可編程熔絲，如果導(dǎo)通就是與邏輯，乘積項(xiàng)選擇矩陣是一個(gè)或陣列，兩者一起完成組合邏輯，后面再跟一個(gè)可編程觸發(fā)器，組成整個(gè)最小可編程邏輯單元。
通過編程邏輯單元的比較，可以看出CPLD與FPGA的實(shí)現(xiàn)組合邏輯的機(jī)制存在本質(zhì)的區(qū)別，前者使用可編程與陣列和或陣列實(shí)現(xiàn)，后者使用sram保存邏輯真值表來實(shí)現(xiàn)，并且前者一個(gè)邏輯單元中只包含一個(gè)可編程觸發(fā)器，而后者一個(gè)邏輯單元包含“8”個(gè)觸發(fā)器。
我們知道觸發(fā)器是實(shí)現(xiàn)時(shí)序邏輯電路的基本器件，CPLD有豐富的組合邏輯資源(與/或陣列)，F(xiàn)PGA有豐富的時(shí)序邏輯資源(觸發(fā)器)，因此它們各有所適用的場(chǎng)景。
版權(quán)聲明：本文內(nèi)容由互聯(lián)網(wǎng)用戶自發(fā)貢獻(xiàn)，該文觀點(diǎn)僅代表作者本人。本站僅提供信息存儲(chǔ)空間服務(wù)，不擁有所有權(quán)，不承擔(dān)相關(guān)法律責(zé)任。如發(fā)現(xiàn)本站有涉嫌抄襲侵權(quán)/違法違規(guī)的內(nèi)容， 請(qǐng)發(fā)送郵件至 舉報(bào)，一經(jīng)查實(shí)，本站將立刻刪除。